intel Erasure Decoder анықтамалық жобалау нұсқаулары

intel-Erasure-Decoder-Reference-Design-feature

intel-логотипі

intel Erasure декодер анықтамалық дизайны

intel-Erasure-декодер-анықтамалық-дизайн-сур-1

Intel® Quartus® Prime Design Suite үшін жаңартылды: 17.0
ID: 683099
Нұсқа: 2017.05.02

Өшіру декодерінің анықтамалық дизайны туралы

  • Өшіру декодері – екілік емес, циклдік, сызықтық блок қателерін түзету кодын пайдаланатын Reed-Solomon декодерлерінің белгілі бір түрі.
  • Өшіру декодтау мүмкіндігі бар Reed-Solomon декодерінде түзетуге болатын қателер (E) және өшірулер (E') саны: n – k = 2E + E'
  • Мұндағы n – блок ұзындығы және k – хабарлама ұзындығы (nk – паритет таңбаларының санына тең).
  • Өшіру декодері өшірулерді ғана қарастырады, сондықтан түзету мүмкіндігі nk берген максимумға жетуі мүмкін. Декодер енгізу ретінде әдетте кодтау жүйесінде демодулятор қамтамасыз ететін өшіру орындарын алады, бұл белгілі бір қабылданған код таңбаларын сенімсіз деп көрсете алады. Дизайн өшіруді түзету мүмкіндігінен аспауы керек. Дизайн өшіруді көрсететін белгілерді нөлдік мән ретінде қарастырады.

Ерекше өзгешеліктері

  • Stratix® 10 құрылғыларына бағытталған
  • Өшірулерді түзетеді
  • Параллель жұмыс
  • Ағынды басқару

Өшіру декодері функционалдық сипаттамасы

  • Өшіру декодері қателерді түзетпейді, тек өшіреді. Ол Рид-Соломонның декодтауын талап ететін қате орындарын табудың күрделілігін болдырмайды.
  • Дизайн алгоритмі мен архитектурасы Reed-Solomon декодерінен өзгеше. Өшіруді декодтау - кодтау түрі. Ол паритет теңдеулерін орындау арқылы жарамды код сөзін қалыптастыру үшін кірісті p=nk таңбаларымен толтыруға тырысады. Паритеттік матрица мен генератор матрицасы паритет теңдеулерін анықтайды.
  • Дизайн RS(14,10), RS(16,12), RS(12,8) немесе RS(10,6) сияқты кішкентай Reed-Solomon кодтарымен ғана жұмыс істейді. Паритет таңбаларының аз саны үшін (p < k) осы дизайнды пайдаланыңыз; паритет таңбаларының көп саны үшін (p > kp) генератор матрицасын пайдалану керек.
  • Өшіру үлгісі (in_era кірісінің n-битімен ұсынылған) дизайн паритеттік ішкі матрицаларды сақтайтын ROM-ға бағытталады. Дизайнда тек np = n бар! k! n - k! ықтимал өшіру үлгілері. Сондықтан дизайн адресті қысу модулін пайдаланады.
  • Дизайн мекенжайды мекенжайдан аз және дәл p биттері орнатылған мекенжайлар санымен кодтайды.
  • Өшіру декодері өзінің кірісінде максималды өткізу қабілеті үшін цикл үшін жалпы блок ұзындығы n дейін кіріс таңбаларының кез келген жылдамдығын алады. Параллелизм мен арналар санын конфигурациялауға болады, осылайша дизайн бір уақытта келетін әртүрлі кодтық сөздерге сәйкес келетін параллельді арналар санына кіріс белгілерді көбейтеді.
  • Өшіру декодері бір циклде толық декодталған код сөзін, соның ішінде тексеру таңбаларын шығарады (бірнеше арналар үшін бірнеше кодтық сөздер).intel-Erasure-декодер-анықтамалық-дизайн-сур-1

Кіріс буфері бір арнаға параллель таңбалар саны блоктың жалпы ұзындығынан (n) аз болуына мүмкіндік береді. Параллельдік интерфейс талаптарына байланысты болмаса, Intel кіріс өткізу қабілеттілігін пайдалануды ұсынады.

Декодер IP негізгі параметрлерін өшіру

Параметр Құқықтық құндылықтар Әдепкі мән Сипаттама
Арналар саны 1-ден 16-ке дейін 1 Кіріс арналарының саны (C) өңдеу.
Бір символға бит саны 3-ден 12-ке дейін 4 Бір символға бит саны (M).
Әр кодтық сөзге таңбалар саны 1 дейін 2M–1 14 Бір код сөзіне таңбалардың жалпы саны (N).
Бір код сөзіне тексеру таңбаларының саны 1 дейін N–1 4 Бір код сөзіне тексеру таңбаларының саны (R).
Әр арнаға параллель таңбалар саны 1 дейін N 14 Әрбір код сөзі үшін кіріске параллель келетін таңбалар саны (PAR)
Өріс полиномы Кез келген жарамды көпмүше 19 Галуа өрісін анықтайтын қарабайыр көпмүшені көрсетеді.

Декодер интерфейстері мен сигналдарын өшіру

  • Avalon-ST интерфейсі кері қысымды қолдайды, бұл ағынды басқару механизмі, мұнда раковина дереккөзді жіберуді тоқтатуды көрсете алады.
  • Avalon-ST кіріс интерфейсіндегі дайын кідіріс 0; бір соққыға таңбалар саны 1-ге бекітілген.
  • Сағат және қалпына келтіру интерфейстері Avalon-ST интерфейстерін синхрондау үшін сағат пен қалпына келтіру сигналын басқарады немесе қабылдайды.

DSP IP өзектеріндегі Avalon-ST интерфейстері

  • Avalon-ST интерфейстері бастапқы интерфейстен раковина интерфейсіне деректерді тасымалдау үшін стандартты, икемді және модульдік протоколды анықтайды.
  • Кіріс интерфейсі Avalon-ST раковинасы және шығыс интерфейсі Avalon-ST көзі болып табылады. Avalon-ST интерфейсі бірнеше арналар арқылы араласқан пакеттермен пакеттік тасымалдауларды қолдайды.
  • Avalon-ST interface signals can describe traditional streaming interfaces supporting asingle stream of data without knowledge of channels or packet boundaries. Such interfaces typically contain data, ready, and valid signals. Avalon-ST interfaces can also support more complex protocols for burst and packet transfers with packets interleaved across multiple channels. The Avalon-ST interface inherently synchronizes multichannel designs, which allows you to achieve efficient, time-multiplexed implementations without having to implement complex control logic.
  • Avalon-ST интерфейстері кері қысымды қолдайды, бұл раковина дерек жіберуді тоқтату үшін көзге сигнал бере алатын ағынды басқару механизмі. Раковина әдетте FIFO буферлері толған кезде немесе оның шығысында кептеліс болған кезде деректер ағынын тоқтату үшін кері қысымды пайдаланады.

Қатысты ақпарат

  • Avalon интерфейсінің техникалық сипаттамалары

Декодер IP негізгі сигналдарын өшіру

Сағат және ысыру сигналдары

Аты Avalon-ST түрі Бағыт Сипаттама
clk_clk clk Енгізу Негізгі жүйелік сағат. Бүкіл IP өзегі clk_clk өсетін шетінде жұмыс істейді.
reset_reset_n reset_n Енгізу Бекітілген кезде бүкіл жүйені қалпына келтіретін белсенді төмен сигнал. Бұл сигналды асинхронды түрде бекітуге болады.

Дегенмен, сіз оны clk_clk сигналына синхронды түрде өшіруіңіз керек. IP өзегі қалпына келтіруден қалпына келгенде, ол алатын деректердің толық пакет екеніне көз жеткізіңіз.

Avalon-ST кіріс және шығыс интерфейс сигналдары

Аты Avalon-ST түрі Бағыт Сипаттама
дайын дайын Шығару Раковинаның деректерді қабылдауға дайын екенін көрсететін деректерді тасымалдау дайын сигнал. Раковина интерфейсі интерфейс арқылы деректер ағынын басқару үшін in_ready сигналын басқарады. Раковина интерфейсі ағымдағы clk көтерілу жиегіндегі деректер интерфейсінің сигналдарын түсіреді.
жарамсыз жарамды Енгізу Деректер сигналдарының жарамдылығын көрсететін деректер жарамды сигналы. In_valid сигналын бекіткенде, Avalon-ST деректер интерфейсінің сигналдары жарамды болады. in_valid сигналын өшіргенде, Avalon-ST деректер интерфейсінің сигналдары жарамсыз және оларды елемеу керек. Деректер қолжетімді болған кезде in_valid сигналын бекітуге болады. Дегенмен, раковина IP өзегі in_ready сигналын бекіткенде ғана дереккөзден алады.
деректердегі[] деректер Енгізу Кодтық таңбаларды қамтитын деректерді енгізу. in_valid бекітілгенде ғана жарамды. In_data сигналы құрамындағы вектор болып табылады C x PAR символдар. Егер PAR < N, әр арнаның код сөзі бірнеше цикл арқылы келеді.
in_era деректер Енгізу Қай таңбалардың өшірілетінін көрсететін деректерді енгізу. in_valid бекітілгенде ғана жарамды. Бұл векторды қамтитын C x PAR бит.
дайын дайын Енгізу Төменгі ағындық модуль деректерді қабылдауға дайын екенін көрсететін деректерді тасымалдауға дайын сигнал. Дайын шығыс сигналын бекіткен кезде көз жаңа деректерді (бар болса) береді және дайын_дайын сигналын өшірген кезде жаңа деректерді беруді тоқтатады.
жарамсыз жарамды Шығару Деректер жарамды сигнал. Жарамды шығыс шығыс_деректерде болған кезде, IP өзегі жарамсыз_шығу сигналын жоғары бекітеді.
тыс_деректер деректер Шығару IP өзегі out_valid сигналын бекіткен кезде декодталған шығысты қамтиды. Түзетілген таңбалар енгізілген ретпен бірдей. Бұл векторды қамтитын C x N символдар.
out_error қате Шығару Түзетілмейтін кодтық сөзді көрсетеді.
  • Бекітілген in_valid сигналы жарамды деректерді көрсетеді.
  • Әрбір кодтық сөз параллелизм параметріне байланысты бірнеше цикл бойынша келуі мүмкін. Дизайн кіріс құрылымын қадағалайды, сондықтан интерфейсте пакеттік шекараларды қажет етпейді. Дизайндағы параллельді арналар саны барлық бір мезгілде арналар үшін функционалдық бірліктерді қайталау арқылы өткізу қабілеттілігін арттырады. Бұл дизайн Avalon-ST интерфейсінің бірнеше арналық қолдауын пайдаланбайды.
  • Декодер жарамсыз_шығылған сигналды бекіткенде, ол шығыс_деректер бойынша жарамды деректерді береді.
  • Ол әр циклге C код сөздерін шығарады, мұндағы C параллельді арналар саны. IP өзегі түзетілмейтін код сөзін алған кезде out_error сигналын бекітеді, яғни: IP өзегі өшіруді түзету мүмкіндігінен асып кеткенде

Декодер анықтамалық дизайнын өшіру
Intel корпорациясы. Барлық құқықтар сақталған. Intel, Intel логотипі және басқа Intel белгілері Intel корпорациясының немесе оның еншілес компанияларының сауда белгілері болып табылады. Intel өзінің FPGA және жартылай өткізгіш өнімдерінің Intel стандартты кепілдігіне сәйкес ағымдағы техникалық сипаттамаларға сәйкес орындалуына кепілдік береді, бірақ кез келген өнімдер мен қызметтерге кез келген уақытта ескертусіз өзгертулер енгізу құқығын өзіне қалдырады. Intel жазбаша түрде тікелей келіскен жағдайларды қоспағанда, Intel компаниясы осы құжатта сипатталған кез келген ақпаратты, өнімді немесе қызметті қолданудан немесе пайдаланудан туындайтын жауапкершілікті немесе жауапкершілікті өз мойнына алмайды. Intel тұтынушыларына кез келген жарияланған ақпаратқа сенбес бұрын және өнімдерге немесе қызметтерге тапсырыс бермес бұрын құрылғы сипаттамаларының соңғы нұсқасын алу ұсынылады.
Басқа атаулар мен брендтер басқалардың меншігі ретінде талап етілуі мүмкін.

Құжаттар / Ресурстар

PDF thumbnailДекодер анықтамалық дизайнын өшіру
Instructions · Erasure Decoder Reference Design, Erasure Decoder, Erasure Decoder Reference

Сұрақ қою

Use this section to ask about setup, compatibility, troubleshooting, or anything missing from this manual.

Сұрақ қою

Ask about setup, compatibility, troubleshooting, or anything missing from this manual. Name and email are optional.